Case study: Giảm 7% hao hụt wafer ở bước quang khắc bằng DOE

Trong ngành bán dẫn, 1% hiệu suất (yield) có thể là chênh lệch hàng triệu đô la. Một nhà máy chip từng mất tới 7% wafer vì lỗi ở một bước quang khắc (lithography) duy nhất.

Tác giả Gangidi, trong chương sách xuất bản trên IntechOpen, nói rõ ngay từ đầu: vì lý do bảo mật, tên nhà cung cấp/thiết bị thực tế không được nêu (chỉ gọi là "Tool 1/2/3"), và các số liệu trình bày là giá trị đã được làm tròn gần đúng, không phải số liệu tuyệt đối của nhà máy thật.

Vấn đề mô tả: một nhà máy sản xuất chip đối mặt với tỷ lệ die yield loss (tỷ lệ wafer bị mất do lỗi) lên tới 7%, xuất phát từ khiếm khuyết trong dòng (in-line defect contamination) tại bước quang khắc (lithography) - các khiếm khuyết tập trung quanh rìa wafer, gây lỗi bin và mất die trên một số dòng công nghệ.

Vì mức độ chính xác cần thiết, nhóm kỹ sư không thể chỉ điều chỉnh theo kinh nghiệm - họ dùng thiết kế thí nghiệm giai thừa đa cấp (multilevel factorial DOE), thử nghiệm có kiểm soát nhiều thông số công cụ quang khắc cùng lúc để xác định thông số nào thực sự gây ra khiếm khuyết.

Mục tiêu cải tiến: giảm tỷ lệ die yield loss từ 7% xuống còn khoảng 1-2% - cải thiện tưởng nhỏ về phần trăm nhưng có tác động tài chính lớn ở quy mô sản xuất hàng loạt.

Case study này cho thấy DMAIC không chỉ dùng cho quy trình "thô" như đúc, may, đóng gói - mà còn là công cụ chuẩn trong các ngành đòi hỏi độ chính xác cao nhất như bán dẫn. Việc tác giả minh bạch về giới hạn bảo mật/làm tròn số liệu cũng là điều đáng học khi đọc bất kỳ case study nào.

Nguồn: Gangidi, P.R. (2019), "Application of Six Sigma in Semiconductor Manufacturing: A Case Study in Yield Improvement", trong Applications of Design for Manufacturing and Assembly, IntechOpen

https://doi.org/10.5772/intechopen.81058

Đây chính xác là năng lực mà chương trình Lean Six Sigma của WISE Academy trang bị: đọc đúng vấn đề bằng dữ liệu, không phải bằng kinh nghiệm cảm tính - dù bạn đang ở ngành nào.